|
アルデック (Aldec, Inc.) は業界をリードするEDAツール・ベンダとして、革新的なデザイン作成、シミュレーション、検証ソリューションをリリースし、大規模FPGA/ASIC/SoCや組み込みシステム・デザインの開発に採用されています。
使用中のユーザは3万5000人以上、全世界にパートナー50社以上です。全世界にオフィスを構え、43ヶ国に販売網を拡げ、デザイン検証の分野で確固たる実績があります。
市場

アルデックの世界市場シェアはFPGA向けの混合言語RTLシミュレータの分野で38%です(FPGAメーカーから直販のOEMシミュレータを除く)。
アルデックの進出している分野は、政府関係、軍事、航空宇宙、通信、自動車、その他安全が重視される分野などです。主要なユーザには、IBM, GE, Qualcomm, Rohde and Schwarz, Bosch, Texas Instruments, Applied Micro, Hewlett Packard, 東芝, Intel, NEC, 三菱, LG, 日立, NASA, Invensys, Westinghouse, Raytheon, パナソニック, Lockheed Martin, Samsung(順不同)が含まれます。また数多くの新進ベンチャー企業および各種・教育機関等にご利用頂いています。アルデックのEDA検証ツールのユーザはデザインのパフォーマンス・アップや開発期間短縮、コスト削減に成功しています。
アルデック・ジャパン株式会社 概要
- 社名: アルデック・ジャパン株式会社
(英文名 Aldec-Japan K.K.)
- 所在地: 〒160-0022 東京都新宿区新宿1-34-15
新宿エステートビル9F
- 設立: 2007年4月2日
- 資本金: 1,500万円
- 役員: 代表取締役 岩上 幸司
取締役 Dr. Stanley M. Hyduke 取締役 Alicja Hyduke 監査役 佐野 義倫
- 取引銀行: 三菱東京UFJ銀行 麹町中央支店
- 業務内容: 米国アルデック社製品の日本国内における販売、技術サポート、保守業務
- 取扱製品: Active-HDL、Riviera-PRO、ALINT、HES 他
特許技術
- US Patent#4,791,357: Electronic circuit board testing system and method
- US Patent#4,827,427: Instantaneous incremental compiler for producing logic circuit
- US Patent#5,479,355: System and method for closed loop operation of schematic designs with electrical hardware
- US Patent#5,051,938: Simulation of selected logic circuit designs
- US Patent#6,578,133: MIMD Array of Single Bit Processors for Processing Logic Equations in Strict Sequential Order
- US Patent#6,915,410: Compiler synchronized multi-processor programmable logic device with direct transfer of computation results among processor
|
沿革
|
| 2011 |
- 英国オフィス開設、欧州カスタマーのサポート
- アヴネット・アジアパシフィック、アルデックのFPGAシミュレータを販売
- UVM 1.0, OVM 2.1.2およびVMM 1.1.1aのサポート
- Mirror-Box™デバッギング技術
- 4 MHzのデザイン・エミュレータをリリース
- 中国で最も優秀なFPGAデザイン・検証プロバイダとなる
|
| 2010 |
- アルティウム、Altium Designerにアルデックのシミュレータを組込み
- Active-HDL: 中国で最も優秀なFPGAデザイン・シミュレーション・ツールに選ばれる
- 台湾とイスラエルにオフィスを開設
- VHDL IEEE 1076-2008のサポートをリリース
|
| 2009 |
- アヴネット・ジャパン、アルデックのFPGAシミュレータの販売開始
- ALINT用のDO-254デザイン・ルール・ライブラリをリリース
- インドにオフィスを開設
|
| 2008 |
- ALINT™をリリース: デザイン・ルール・チェッカ (STARC – ASICメーカー11社のコンソーシアム)
|
| 2007 |
- 日本にオフィスを開設
- DO254-CTS (準拠ツール・セット) をリリース
- ラティス®セミコンダクタ (Nasdaq: LSCC) と戦略的OEM契約を締結
- アクテルのプロトタイピング・ソリューションをリリース – RTAX-SアンチヒューズFPGA/フラッシュFPGAデバイス
|
| 2006 |
- EETIMES、FPGAユーザ調査でアルデックを第3位に認定 (シンプリシティ、アルテラの次)
- 中国の北京と上海にオフィスを開設
- ClockConversion™の特許を取得 (ASICのクロックをFPGAテクノロジに変換する技術)
|
| 2005 |
- 32ビット・64ビットのシミュレーション技術をベースに最適化されたVerilogシミュレータをリリース
|
| 2004 |
- SystemVerilogとSystemCのシステム・レベル・デザイン・ツールをリリース
|
| 2003 |
- ハードウェア・エミュレーション、アクセラレーション、プロトタイピング・ソリューションのHES™をリリース
|
| 2002 |
- Riviera-PRO™をリリース: 共通カーネル、マルチ・プラットフォームの混在言語HDLソフトウェア・シミュレータ
- Nevada Economic Commissionから、2002年のSouthern Nevada Distinguished Business of the Yearに認定される
|
| 2000 |
- シンプリシティ® (Nasdaq: SYNP) と戦略的OEM契約を締結
|
| 1999 |
- サイプレス® (NYSE: CY) と戦略的OEM契約を締結
|
| 1997 |
- Active-HDL™をリリース: グラフィカル・デザイン・エントリ/混合言語シミュレータ
|
| 1996 |
- ザイリンクス® (Nasdaq: XLNX) と戦略的OEM契約を締結
|
| 1992 |
- Active-CAD™ をリリース - Windowsベースのスケマティック・ゲートレベル・シミュレータ
|
| 1985 |
- SUSIE™ (Standard Universal Simulator for Improved Engineering), DOSシミュレータをリリース
|
| 1984 |
|
|