プロジェクト・マネンジメント/統合環境
FPGAプロジェクト・マネジメント
FPGAデザイン・フローはデザイン・エントリ、合成、インプリメンテーション (フィッティングと配置配線) という手順で、それぞれの手順の最後にシミュレーションを実施するのが普通です。このデザイン・フロー全体で、デザイン・データと一緒にプロジェクトを管 理することはとても重要になってきています。デザイン・フロー・マネージャはこの管理プロセスを自動化するツールです。このツールはサードパーティのツー ルとの仲立ちとして、FPGA設計者がデザイン・フローを通して使用できる唯一のプラットフォームとなります。
 |
FPGAプロジェクト・マネジメントのメリット
|
テストベンチ生成
テストベンチ生成ツールは、ユーザ定義の仕様に基づいてテストベンチ・ファイルを自動生成するツールです。空のテストベンチのシェル (スティミュラスなし) を生成したり、スティミュラス付きの完全なテストベンチを生成したりできます。スティミュラス付きのテストベンチを作るにはテスト・ベクタ・ファイルが必 要です。テストベンチはそのファイルで定義されたテスト・ベクタを基にしてUUTエンティティのスティミュラスを生成します。また、波形エディタで作るか シミュレーション実行中に作成された波形からデザイン・ユニットのテストベンチを生成することもできます。
 |
テストベンチ生成ツールのメリット
|
