サイン・イン / 登録
Close
Username: Password: Remember me:

リンティング/デザイン解析

フェーズ・ベース・リンティング (PBL)

フェーズ・ベース・リンティング (PBL) メソドロジは対応する問題の総数を減らし、デザインを修正・改良する回数を最小限に抑えることで、デザイン解析プロセスに明確な優先順位を付けます。従来の方法に比べてデバッギング時間が3～10倍速くなります。

PBL

主な機能のまとめ

  • フェーズ・ベース・リンティング・メソドロジはリンティングのフローに基づいて実装されています。
  • リンティングのフローはプロセスです – 順序通りに実行・完了しなければならないフェーズのセットです。
  • 各フェーズには固有のルールとパス基準があります (品質要件)
  • フェーズは定期かオプションにするか選択可能、各フェーズは特定のタイプの問題に対応
  • フローは .alintflowファイルに保存され、デザインに添付できます
  • 添付されたフロー名はデザイン名の次に表示され、フロー・マネージャで実行できます。
  • 定義済みのフロー・テンプレートが用意されています。最適化がなされていて、すぐに利用できます。
  • 定義済みフローとは別に、カスタム・フローを作成して、色々なプロジェクトで再利用することができます。
  • フロー・エディタはカスタム・フロー管理専用のツールです。

 

デザイン・ルール・チェッカ

ALINT™は、高機能のデザイン・ルール・チェッカです。デザインに内在する色々な問題、例えばコーディング・スタイルの不備、クロックやリセットの管理不備、シミュレーションや合成における問題、テスタビリティ不足、ソース・コードの問題などを検出します。

ALINTは日本のSTARC® (半導体理工学研究センター) のデザイン・ルールとアルデックの作成したルール (ALDEC, DO-254およびRMMルール・プラグイン) をベースにして広範囲にわたってVHDLとVerilog®コードの品質をチェックします。

ALINTは独自のフレームワークを持ち、その中にデザイン・チェックとリンティング、分析結果解析とデバッギングをすべて統合・セットアップできるようにしています。カスタム・ルールの作成もサポートされています。

title