アクセラレーション

検証においては、HDLシミュレータの速度はデザイン・サイクルで最大のボトルネックになっています。時間がないからといってシミュレーション・テストの回数を抑えるのは危険です。検証網羅性が疑問です。アルデックのHES/DVM XCELLを利用すれば、シミュレーションは純粋なHDLシミュレータの10倍速以上になります。

リソースを食うモジュールをFPGAボードに配置することでシミュレーションが高速化されます。シミュレーション自体はHDLシミュレータが管理します。この検証手法はHDLシミュレーション (信号が見える) とプロトタイピング (高速) の利点を両立させています。HDLデザインはFPGAボード上でシミュレーションされますが、設計者はHDLシミュレータをメインのデバッギング・ツールとして、デザイン出力を全部シミュレータの波形ビューワに読み込ませることができます。このようにすると、デザインの早期段階で、デザインをシリコン精度でデバッギングしつつ高速化することができます。そのため従来に比べてずっと短い時間で、バグやエラーをより多く発見することができます。

アクセラレーションのメリット

• スピード — HDLシミュレータだけの場合より10倍速以上高速化。テスト量を増やせるので、テストベンチのカバレッジや実行するテストベンチの種類を増やすことができます。
• デバッギングの高速化 — シミュレーションを高速化しても、デバッギングを高速化しなければ片手落ちです。HES/DVM XCELLはBlack BoxやMirror Boxなどのデバッギング・ツールを持ち、FPGAをリビルドすることなくHDLコードをすぐに修正できます。合成とインプリメントの長い待ち時間を省略します。
• シリコン・レベルの精度 — ファンクショナル・ベリフィケーションをFPGAボード上ですぐに、シリコン精度を維持したまま実施できるので、プロトタイピング中に発見されるエラーやバグが少なくなります。さらに、デザイン階層の最下層でもスタティック・プローブでポートや信号をモニタリングできます。モニタリングされたポートや信号はシミュレータの波形ビューワで確認できるので、デザインを奥まですべて見ることができます。